MOSFET 드레인 전류 - MOSFET deulein jeonlyu

날아라팡's 반도체 아카이브

FET(Field Effect Transistor)이란 게이트에 전압을 걸어줬을 때 형성되는 전기장으로 Drain/Souce 단자에 흐르는 전류를 제어하는 device다. 이런 동작을 하기 위해선 게이트에 전압이 가할 때 전류가 흐르면 안된다.

전류가 흐르지 않게 하는 방법에 따라 FET의 종류가 나뉘는데 Oxide를 사용해 전류를 차단하는 FET을 MOSFET이라고 한다.

앞서 MOSCAPACITOR를 정리한 이유는 게이트에 가해준 전압에 따라 Drian/Source에 전류가 흐를 수 있는지 혹은 흐를 수 없는지에 대한 물리적인 환경을 알아낼 수 있기 때문이다. 게다가 게이트에 어느 수준의 전압이 걸려야(MOSFET이 ON이 되기 위한 최소한의 게이트 전압을 Threshold voltage라고 했다.) 전류가 흐를 수 있는 channel이 형성되는지도 자세히 배울 수 있었다.

결국 MOS Capacitor에 대해 요약하면, "게이트에 가해준 전압 Vg=Threshold voltage 이상이 되어야 device가 On이 되고 전류가 흐른다"이다. 이번 포스팅은 MOSFET의 기본적인 구조 및 동작, 출력/전달 특성에 대해 알아보겠다.

먼저 Ntype MOSFET에서 채널이 형성된 상태는 아래와 같다.

이전 포스팅을 통해 Threshold voltage 이상의 전압이 가해지면 위와 같이 channel이 형성되어 전류가 흐를 수 있다는 것을 알고 있다. 그렇다면 전류가 실제 흐르기 위해선 어떻게 해야할까?

바로 Drain에 양전압을 걸어줘 source에 있는 전자들은 채널을 지나 drain으로 끌려온다.

그렇다면 drain에 전압이 걸렸을때 전류가 흐르는 상황에 대해 자세히 살펴보자.

MOS Capacitor는 위 그림에서 1번 축 방향과 동일한 기준으로 Energy band diagram을 그렸다. 이번엔 2번 축을 기준으로 Energy band diagram를 과정 별로 그려 분석해보자.

(1) Gate 전압 Vg=Vfb & Drain 전압 Vd=0

위 사진은 MOS Capacitor에서 Flat band 상황이다. 아직 채널이 형성되지 않았고 Drain과 Source간 전위차가 없으므로 Equilibrium(평형) 상태이며 Fermi level은 기울기를 가질 수 없다. 그리고 Source/Drain과 Body간 PN 접합이 형성되므로  band에 기울기를 가지게되며, 이 부분을 depletion region이 형성된 것이라고 할 수 있다. 이제 Gate에 Threshold volatage를 가해보자.

(2) Gate 전압 Vg=Vt & Drain 전압 Vd=0

게이트에 Threshold voltage를 걸면 N-P-N 접합에서 P형 반도체의 intrinsic fermi level인 Ei가 Ef가 아래로 내려와 N형 반도체로 변화하여 전체적으로 N형 반도체처럼 보이게 된다. 아직 Drain/Source 양단에 전압을 걸어주지 않았으므로(Vd=0) 전류가 흐르지 않으며 Fermi level은 일정하다. 전위차가 없을 뿐 농도차에 의하여 diffusion 전류가 흐르고 있는데 depletion region 내부의 전기장이 게이트 전압에 걸린 Vt에 의해 감소했기 때문이다. 이 상태에서 Drain 전압을 걸면 어떻게 될까?

(3) Gate 전압 Vg=Vt & Drain 전압 Vd=Vdd

Drain에 전압을 걸어주면 Source와 Drain 양단에 전기장이 발생하고 이에 따라 전압분포(Vd(x))가 생겨 전압이 걸린만큼 band가 내려오게 된다. Band가 아래로 내려오는 이유는 Source에는 ground에, Drain에 양전압을 가해졌으므로 Drain에서 Source 방향으로 전기장이 형성된다. 전기장이 형성되는 방향은 Fermi level이 증가하는 방향으로 형성되야하기 때문이다. 그 결과, Source의 전자는 기울기에 의해, 즉 전기장에 의해 drift되어 drain으로 흘러 내려오게 된다.

이번에는 채널이 형성되어 있는 상태에서 drain에 양전압이 가해졌을 때, 1번축 기준으로 살펴보도록 하겠다. 1번 경로에서 Metal과 Oxide를 생략하고 생각해보면 "Channel-Depletion region-P형 반도체"가 존재한다. 채널을 N형 반도체라 생각한다면 PN접합과 동일하다고 생각할 수 있다. Drain에 양전압을 걸었다는 것은 N형 반도체에 양전압을 걸었다는 것을 의미하며, 이것은 reverse bias가 걸린 상태와 동일한 것이다. Reverse bias에서는 PN접합에서 전류가 흐를 수 없다.

외부에서 에너지가 가해지지 않은 평형상태에서는  Fermi level은 기울기가 없으며, 외부에서 에너지가 가해지면 전류가 흐르는 상황에선 Fermi level은 기울기를 가진다. 하지만 외부에너지는 가해지나 전류가 흐르지 않은 상태에선 Fermi level이 끊어져 버리게 된다.

여기서 한가지 생각해 볼 점이 있다. 그림상 설정한 1번 경로는 drain에 매우 근접함을 알 수 있다. 그렇다면 1번축을 source 쪽으로 옮겨서 Energy band diagram을 그리면 어떻게 될까? Drain과 Source 사이의 전압차는 전압분포를 가지게 되며 해당 전압 분포는 source 쪽으로 갈수록 작아지게 된다(Source에 ground를 잡기 때문이다). 따라서 source 쪽에서 channel과 P형 기판 사이에는 depletion region이 덜 생기며 Drain 쪽은 depletion region이 더 크다.

Drain에 전압이 가해져 전류가 흐르는 상황에서 Depletion region은 Source에서 Drain 쪽으로 갈수록 증가하게 되며, 이에 따라 channel의 높이는 depletion region이 큰 Drain 쪽에서 더 작다. Channel의 높이가 변한다는 것은 각각의 위치마다 채널에 흐르는 전류가 다르다는 것을 의미한다. 이것은 채널의 높이가 줄어들면 채널의 저항이 커지게 되어 전류가 작아지는 영향을 받게 된다. 하지만 채널의 높이는 애초에 작기때문에 채널의 높이에 따라 크게 변하지는 않는다. 다만 위치 x에 따라 다르게 분포된 Drain 전압으로 인해 채널의 높이가 변할 수 있듯이 전하량과 전기장의 세기 또한 위치에 따라 다른 값을 가지게 된다. 이것들이 각각 위치에서 전류의 양에 영향을 끼치는 가장 큰 요인이 된다.

그렇다며 채널에 흐르는 전류를 구해보자, MOSFET의 채널에 흐르는 전류는 Drain 및 Source간 전위차에 의해 흐르는 Drift current이다. Drift current식을 이용하여 특정 위치 x에서의 전류식을 세우면 아래와 같다.

Qn(x)는 위치 x에서 채널의 전하량, un은 전기장 크기에 비례하는 mobility, Z는 채널의 깊이, E(x)는 위치 x에서의 전기장의 세기이다. 여기서 단면적 A를 높이와 깊이의 곱이 아닌 깊이 만으로 표현한 것을 볼 수 있는데, 채널의 높이가 매우 작기때문에 이 효과를 무시한 것이다.

Mobility와 Z는 상수이기 때문에 위 식에서 채널의 전하량만 구하면 전류를 쉽게 계산할 수 있다. Threshold voltage 식으로부터 채널의 전하량을 유도해 낼 수 있다.

이것을 이용하여 적분을 하면 전류를 구할 수 있다.

위 식을 보면 Drain 전압에 대한 2차함수로 그래프가 그려지는 것을 확인할 수 있다. Drain 전압을 가해줌에 따라 채널에 흐르는 전류인 Id가 증가해야하는데 최고점을 찍고나서 감소하는 형태로 그려지는 것을 파악할 수 있다. 하지만 위식은 Id가 최고점을 찍을 때까지만 유효하며 Id가 최대일 때 Vd를 구해보면 다음과 같다,

그렇다면 위 식에서 Vd=Vg-Vt는 어떤 것을 의미할까? Drain 전압이 Vg-Vt의 값을 가지게 되면 채널이 pinch-off 되는 것을 의미한다.

채널이 pinch-off된 상태에서 전자는 depletion region의 전기장에 휩쓸려 drain으로 흘러가게 된다. 또한 더 이상 Drain 전압에 의해 전류가 증가하지 않게 되고, 일정한 전류가 채널에 흐르게 된다.

이제 MOSFET의 Drain 전압에 따른 drain current의 그래프는 두 식을 이용하여 아래와 같이 그려진다.

하지만 drain 전압이 증가함에 따라 pinch-off가 일어나 이후에 전류가 위처럼 constant하진 않다, 그 이유는 drain 전압이 더 증가함에 따라 depletion region이 증가하고 이것은 채널의 길이인 L이 감소하기 때문이다. 전류식을 보면 L은 분모에 위치하여 반비례 관계를 갖고 전류가 증가하게 된다. 

그러나 이 효과는 채널의 길이가 매우 짧은 short channel에서 큰 영향을 받기 때문에 short channel MOSFET에서 자세히 다루도록 하겠다.

한가지 살펴봐야 할 점이 존재한다. 그것은 Gate 전압이 증가함에 따라 채널에 흐르는 전류가 증가한다는 것이다, Gate 전압이 증가하면 채널 내 전하량이 많아지므로 전류가 증가하는 것은 당연한다. Gate 전압에 따른 채널에 흐르는 전류의 관계를 살펴보기 위해 아래와 같이 그래프를 그려보겠다. 전류식은 saturation에서의 전류식을 사용할 것이다. 전류는 게이트 전압의 제곱에 비례하므로 선형적인 그래프를 그리기 위해 게이트전압에 따른 채널 전류의 제곱근 그래프를 그려보면 다음과 같다.

위와 같이 비선형 그래프가 그려지게 된다. 첫번째로 생각해 볼 점은 위 그래프의 기울기는 mobility와 비례한다는 것이다.

기울기가 mobility와 비례한다고 생각하고 1번 영역을 한번 살펴보자. Gate 전압을 가해주면서 전기장 세기가 증가하게 되고 이에 따라 전자는 더 빨리 drift되어 mobility가 점점 증가되는 것이 이상적인 경우이다. 그러나 1번 영역을 보면 게이트 전압에 따라 기울기가 감소하는 것을 나타낸다. 이것은 mobility가 감소되는 것과 동일하다. 왜 게이트 전압을 가해줌에 따라 mobility가 감소할까?

채널의 전자는 위처럼 Drain 전압에 의한 전기장에 의해서만 움직이는 것이 아닌 게이트 전압에 의한 전기장의 영향도 받게 된다. 그런데 게이트 전압이 점점 증가하면 채널의 전자는 Oxide와 Channel 접합 부분에 가까이 붙게 되며 전자 입장에서는 해당 surface거 거칠기 때문에 surface가 아닌 bulk에서 이동할 때보다 mobility가 감소하게 된다.

더불어 게이트 전압을 키우면 줄히팅에 의해 온도가 상승하게 되므로 이로 인한 mobility가 감소하게 된다.

마지막으로 살펴 볼 부분은 2번 영역이다.

2번 영역을 보면 게이트에 Vt를 걸기도 전에 MOSFET에 전류가 흐르는 것을 볼 수 있다. 이상적으로 보면 기울기 곡선과 같은 그래프가 그려져하 한다. 이상적으로는 threshold voltage 이전에는 채널이 형성되지 않아 전류가 흘러선 안 되기 때문이다, 그러나 Vg=Vt 이전에 전류는 diffusion current에 의한 전류이며 기기가 동작하기도 전에 흐르는 전류이므로 device 입장에선 파워 소모에 영향을 주게 된다, 이러한 전류를 Off current라고 한다.

다음 포스팅에선 Off current가 흐르는 영역인 Threshold voltage 아래 영역인 Sub threshold 영역의 특성을 알아보도록 하겠다.

* 해당 포스팅에 작성된 내용과 이미지는 아래 블로그 내용을 사용했습니다. 자세한 내용은 아래 블로그에 방문 바랍니다.
m.blog.naver.com/cj3024/221418627463

MOSFET(Metal Oxide Semiconductor Field Effect Transistor) - basic

FET(Field Effect Transistor)란 게이트에 전압을 걸어주고 이때 형성되는 전기장에 의해 나머지 두 ...

blog.naver.com